PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05002184 A

(43) Date of publication of application: 08 . 01 . 93

(51) Int. CI

G02F 1/136

(21) Application number: 03154823

4823 (71) Applicant:

SANYO ELECTRIC CO LTD

(22) Date of filing: 26 . 06 . 91

(72) Inventor:

SENOO YUTAKA NISHIKAWA RYUJI


(54) LIQUID CRYSTAL DISPLAY PANEL

(57) Abstract:

PURPOSE: To turn ON and OFF the display electrode of a defective picture element when the transistors(TFT) of a picture element of a liquid crystal display panel used for a liquid crystal projector becomes defective.

CONSTITUTION: A connecting means 40 which can supply a signal for driving a TFT 20 of one picture element 30 arranged in the column (row) direction of an LCD panel, where plural picture elements are arranged in matrix, to the display electrode 11 of a picture element 30 adjoining in the column (or row) direction is provided in each picture element 30.

COPYRIGHT: (C)1993,JPO&Japio





(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平5-2184

(43)公開日 平成5年(1993)1月8日

(51) Int. C.1. 5

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 2 F 1/136

500

9018 - 2 K

審査請求 未請求 請求項の数3

(全5頁)

(21)出願番号

特願平3-154823

(22)出願日

平成3年(1991)6月26日

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目18番地

(72) 発明者 妹尾 豊

守口市京阪本通2丁目18番地 三洋電機株

式会社内

(72) 発明者 西川 龍司

守口市京阪本通2丁目18番地 三洋電機株

式会社内


(74)代理人 弁理士 西野 卓嗣

(54) 【発明の名称】液晶表示パネル

(57)【要約】

【目的】 液晶プロジェクタ用に使用する液晶表示パネ ルの画素のTFTが不良となった場合に不良画素の表示 電極をオン・オフできることを目的とする。

【構成】 複数の画素がマトリックス状に配置されたし CDパネルの列 (あるいは行) 方向に配置された1つの 画素 (30) のTFT (20) を駆動するための信号を 列(あるいは行)方向に隣接する画素(30)の表示電 極(11)に供給可能な接続手段(40)を各々の画素 (30)内に設ける。



1

【特許請求の範囲】

【請求項1】 基板上に表示電極と接続された少なくとも1個以上のTFT(薄膜トランジスタ)からなる画素をマトリックス状に配置した液晶表示パネルにおいて、列(あるいは行)方向に配置された1つの画素のTFTを駆動するための信号を列(あるいは行)方向に隣接する画素の表示電極に供給することができる接続手段を前記夫々の画素内に設けたことを特徴とする液晶表示パネル。

【請求項2】 前記接続手段は薄膜トランジスタで構成されることを特徴とする請求項1記載の液晶表示パネル。

【請求項3】 前記薄膜トランジスタを構成するゲート 電極はITO電極により形成され前記ITO電極よりな るゲート電極の一部は前記TFTを駆動させるためのゲ ートラインに重畳して配置されそのソース電極は表示電 極と重畳するように配置したことを特徴とする請求項2 記載の液晶表示パネル。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示パネルに関し、特にTFT素子を備えた液晶表示パネルに関するものである。

[0002]

【従来の技術】近年、大画面表示化にともない、液晶プロジェクタなるものが存在する。かかるプロジェクタは、光源より発生した白色光はコンデンサレンズを介してダイクロイックプリズムに入射されると、赤・緑・青に分けられ、各色成分はその一部、例えば赤及び青が全反射ミラーに反射されてから、それぞれ液晶表示パネルにより透過率変化として変調され、さらに変調された赤・緑・青の各成分はダイクロイックミラーによって合成され、投射レンズによりスクリーンに投影されるものである。

【0003】液晶表示パネルを用いた液晶プロジェクタとして特開昭61-150487号公報があり、ここでの説明は省略する。

【0004】さて、上述の液晶プロジェクタにおいて、 高画質を実現するには各液晶表示パネルの画素数を多く する必要があり、例えば、縦480+横720のパネル を用いればNTSCフルライン表示を行なうことができ る。しかしながら、画素数の増加にともない、TFT (薄膜トランジスタ)も増加し、表示パネルの歩留りの 低下が問題となっていた。

【0005】かかる問題を解決するために1画素電極に、例えば2個のTFT素子を形成し、いずれか1個が不良になった場合でも動作させる方法が一般的に採用されている。

[0006]

【発明が解決しようとする課題】しかしながら、上記し

たように1画素電極に2個のTFT素子を設けたとしても、例えば、ゲート絶縁膜形成工程中において、ゴミ等によりピンホーンが形成され、例えば、補助容量金属と画素電極のショートによる表示不良あるいは、半導体層とソース電極及びドレイン電極とのコンタクト不良等によりTFT素子自体の不良により2個のTFT素子が同時に不良する場合がある。

【0007】この場合、プロジェクタ用の液晶表示パネルは、ノーマリホワイトモードによって表示されるので、TFT素子が不良となった画素電極はスクリーン上で自点となって表示されるため、スクリーン上の表示品位を著しく低下させるという問題があった。

【0008】また、このようなTFT素子不良が複数カ 所に発生するとプロジェクタ用の液晶表示パネレとして 使用できなくなり完成品歩留りが著しく低下する問題が ある。

【0009】更に、このような問題は画素数の増加にと もなって多発する恐れがあり、表示パネルの大型化を実 現するにあたって大きな障害となっていた。

0 [0010]

【課題を解決するための手段】本発明は上述した課題に鑑みて為されたものであり、列(あるいは行)方向に配置された1つの画素のTFTを駆動するための信号を列(あるいは行)方向に隣接する画素の表示電極に供給することができる接続手段を各々の画素内に設けて解決する。

[0011]

【作用】このように本発明に依れば、列方向に配置された1つの画素のTFTを駆動するための信号電圧を列方 同に隣接する画素の表示電極に供給することができる接続手段を各々の画素内に設けることにより、列方向の1つの画素内に形成したTFT素子が全て導通不良になったとしても、画素内に設けられた接続手段により不良となった画素の表示電極と列方向に隣接された他の画素の表示電極を駆動するTFT素子を含む画素を完全に再生することはできないものの、隣接された画素の表示電極を駆動するTFT素子に印加される信号に基づいて不良画素を隣接された画素と同一色で駆動させることができる。

[0012]

【実施例】以下に本発明の構成を図1万至図4を参照しながら説明する。尚、図2は図1のA-A線にほぼ対応する断面図である。

【0013】図2を見ると、先ず透明な絶縁性基板

(1) がある。この基板 (1) は、例えばガラスより成る。

【0014】このガラス基板(1)上には、ゲート

(2)、ゲートと一体のゲートライン(3)、補助容量 50 電極(4) および補助容量電極(4)と一体の補助容量

2

ライン (5) が設けられている。ここで図2の補助容量 電極 (4) は、図1のHの字の右下端部を示している。 これら (2), (3), (4), (5) は、本実施例で はCrより成っているが、例えば他にTa,TaMo, Cr-Cu(Feが微量に入ったもの)等が考えられ る。

【0015】図1を見ると、ゲート(2)およびゲートライン(3)は、紙面に対し横方向に延在され、図示されないがTFTの形成領域のみ若干幅が広く形成されている。一方、補助容量電極(4)は、一点鎖線でHの字 10の形状に形成され、左右に隣接して設けられた補助容量電極(4)を接続するために補助容量ライン(5)が設けられている。

【0016】図面には示されていないが、前記ガラス基板 (1) の周囲には、ゲート端子および補助容量端子が設けられており、夫々最終構造としては、ゲートライン (3) および補助容量ライン (5) が接続されている。【0017】次にゲート (2)、ゲートライン (3)、補助容量電極 (4) および補助容量ライン (5) を覆うゲート絶縁膜 (7) がある。この膜は、プラズマCVD法で形成されたSiNx膜である。ここでは、SiNx膜の代りにSiOz膜を使用しても良いし、この2つの膜を積層しても良い。またSiNx膜やSiOz膜を単独で使う場合、成膜工程を2工程に分け、2層構造としても良い。

【0018】次に、TFTに対応するゲート絶縁膜(7)上には、アモルファス・シリコン活性層(a-Si層)(8)およびアモルファス・シリコンコンタクト層(N⁺a-Si層)(9)が積層され、チャンネルに対応するa-Si層(8)とN⁺a-Si層(9)との間には、SiNx膜より成る半導体保護膜(10)が設けられている。この半導体保護膜(10)は、N⁺a-Si層(9)をエッチングする際に、a-Si層(8)のエッチングを防止し、更には、ゲート絶縁膜(7)、a-Si層(8)およびSiNx膜(10)を連続形成することにより、TFTのスイッチング特性を改善する働きを有している。

【0019】図2を見ると、TFTを構成するゲート (2) より若干広く、点線および実線で示される四角形にa-Si層(8) が設けられている。また半導体保護膜(10) は、ゲート(2) の中央に実線で示される四角形に設けられている。更には、 N^*a-Si 層(9) は、斜線でny チングされた領域に設けられている。 【0020】一方、表示電極(11) は、透明電極であるITOより成り、形成され後述するソース電極(12) と接続される。

【 0 0 2 1 】更に、TFTのソースに対応するN*a か応する位置に遮光膜が設けられ、対向電極が設けられる i 層 (9) から表示電極 (1 1) へ延在されるソース る。更には、前述の配向膜が設けられる。更には、この 電極 (1 2) 、TFTのドレインに対応するN*a - S 一対のガラス基板間にスペーサが設けられ、周辺を封着 i 層 (9) からドレイン端子まで延在されるドレイン電 50 材で封着し、注入孔より液晶が注入されて液晶表示パネ

極(13) と一体のドレインライン(14) が設けられている。この意味(13) (13) (14) は、ま

ている。この電極(1 2)、(1 3)、(1 4)は、本 実施例では、A I ーM o より成っているが、他の金属で

良い。

【0022】かかる構成により、ドレインライン (14) とゲートライン (3) によって区画された一画素単位の領域内 (30) に表示電極 (11) とTFT素子 (20) が形成されることになる。

【0023】本発明の特徴とするところは、一画素内(30)に列(あるいは行)方向に隣接配置された他の画素(30)の表示電極(11)を表示させることができる接続手段(40)を一画素内(30)に設けたところにある。即ち、接続手段(40)は表示電極(11)を駆動させるTFT素子(20)が不良となった場合に列(あるいは行)方向に隣接配置された画素(30)内に形成された表示電極(11)を駆動させる駆動信号を用いて、不良TFTと接続された表示電極(11)を同時にオン・オフ駆動させるものである。

【0024】接続手段(40)としてはTFT素子(以 20 下修正用TFTという)が用いられる。図3は修正用T FT (40)の断面図であり、図1のB-B断面構造を 示すものである。図3において、(1)は基板、(3) はゲートライン、(7)はゲート絶縁膜、(11A)は ITO電極により形成されたゲー電極、(11)は隣接 された表示電極、(8A)はアモルファス・シリコン活 性層 (a-Si層)、(9A)はN⁺a-Si層、(1 0A) は保護膜、(12A) (13A) はソース・ドレ イン電極である。ITO電極よりなるゲート電極(11 A) の一部はゲートライン (3) と重畳され、さらにゲ 30 一ト電極 (11A) とゲートライン (3) とを重畳する 接続用電極(31A)が絶縁膜(32)を介して形成さ れる。一方、表示電極 (11) の一部がCェ等の金属膜 (33)と重畳するように配置され、さらに表示電極 (11) と金属膜(33) と重畳する接続用電極(31 B) が絶縁膜(32)を介して形成される。また、金属 膜(33)は修正用TFT(40)のソース電極(12 A) と重畳配置されている。修正用TFT (40) のド レイン電極(13A)は図1から明らかな如く、TFT

素子(20)を形成するときに同時に形成される。 【0025】基板(1)上に複数の画素および上述した 修正用TFT(40)を形成した後、図示していないが 上層には、例えばポリイミド等から成る配向膜が設けられている。一方、ガラス基板(1)と対をなす対向ガラス基板が設けられ、この対向ガラス基板には、TFTと 対応する位置に遮光膜が設けられ、対向電極が設けられる。更には、前述の配向膜が設けられる。更には、この一対のガラス基板間にスペーサが設けられ、周辺を封着 材で封着し、注入孔より液晶が注入されて液晶表示パネ

素子 (20) のドレイン電極 (13) から延在されて接

40 続されている。上述した修正用TFT (40) はTFT

ンが得られる。

【0026】かかる表示パネルは所定の検査が行なわれ、各TFT素子(20)の動作不良の有無がチェックされる。例えば、パターンジェネレータ等の装置を用いてTFT素子(20)に各種の映像信号を入力させると、例えばTFT素子(20)が動作不良になったとすると表示電極(11)が白点(あるいは黒点)となって観測者に知るせる。

【0027】本発明の液晶表示パネル構造では、上述した如く、TFT素子(20)が不良となり表示電極(11)を表示できなくなったとしても、隣接配置された画素(30)に供給される信号電圧を接続手段(40)、例えば修正用TFTを介して表示不可となった表示電極(11)を隣接配置された表示画素電極(11)と同時にオン・オフ駆動できるため周囲のコントラストのパランスを図ることができる。

【0028】即ち、表示パネルの上下に偏光板を配置させ、パターンジェネレータより黒(又は白)レベルの信号をパネルに入力する。すると、不良になったTFT素子を有する画素は白(又は黒)点を表示する。次にYA 20 Gレーザ等をセットした顕微鏡のステージ上に表示パネルを載置し、例えば対極基板側より透過光を照射させ、白(又は黒)点を顕微鏡の視野内に入れる。さらに、表示電極(11)が白(又は黒)となっている画素領域内に配置された修正用TFTのゲート電極(11A)とゲートライン(3)及び表示電極(11)とソース電極

(12A) を接続し隣接配置された画素と同時に不良表示電極 (11) を駆動することができる。即ち、レーザ光を用いてゲート電極 (11A) とゲートライン

(3)、ソース電極(12A)と金属膜(33)、表示 30 電極(11)と金属膜(33)の重畳配置された領域に 所定時間レーザ光を照射すると、ソース電極(12A) および接続用電極(31A)(31B)が溶融するとと もに絶縁膜(32)に穴(35)が形成され、その穴 (35)の壁面に溶融された一部の金属が流れ込みゲート電極(11A)とゲートライン(3)、ソース電極 (12A)と金属膜(33)、表示電極(11)と金属 膜(33)とが夫々接続される。

【0029】即ち、たとえいずれかの1つの画素(3 0)内のTFT素子(20)が不良になり表示電極(1 40 -6

1) の駆動が不可となったとしても、上述した接続手段 (40) を備えていれば、列方向に隣接配置された他の 画素のTFT素子を駆動する駆動信号と同一の信号が接続手段 (40) を介して不良画素の表示電極に印加することができる。

【0030】上述した実施例では、液晶プロジェクタ用の表示パネルを用いて説明したが、本発明はプロジェクタ用パネルに限定されるものではなく、大型のOA用表示パネルあるいはTV用の表示パネルにも使用できることは説明するまでもない。

[0031]

【発明の効果】以上に詳述した如く、本発明に依れば、不良となった画素を完全に再生することはできないものの、隣接する他の画素の下下下素子を駆動する同一信号が接続手段を介して不良画素の表示電極に印加することができ不良画素を隣接配置された画素と同時に駆動させることができる。その結果、特にノーマリホワイトモードで使用するプロジェクタ用液晶表示パネルでは不良画素が発生した場合有効である。

【0032】また、本発明では、接続手段(40)として独立したTFT素子を用いているために、たとえ、不良画素が発生したとしても不良画素の表示電極は独立したTFT素子に印加されたゲート信号、ドレイン信号に基づいて、隣接配置された画素と同時駆動することができることにより、正常画素の表示の品位が低下する恐れはない。


【図面の簡単な説明】

- 【図1】本発明の液晶表示パネルの平面図である。
- 【図2】図2は図1のA-A断面図である。
- 【図3】図3は図1のB-B断面図である。
- 【図4】図4は修正後の断面図である。


【符号の説明】

- (1) ガラス基板
- (2) ゲート電極
- (3) ゲートライン
- (4) 補助容量
- (20) TFT素子
- (30) 画素領域
- (40) 接続手段


[図1]



[図2]



【図3】



[図4]

